דב הראל

ת"ז: 033654484
054-4502690
dovharel1@gmail.com

מזה כשנה וחצי אני עובד כ-quantative researcher בתחום האלגוטריידינג. במהלך הזמן הזה תיכנתתי וצברתי ניסיון רב בשפת C++.
אני משכיל, בעל ראש מתימטי, מנוסה, בעל מידה גבוה של יצירתיות ויחסי אנוש מעולים, רעב לאתגר ומחפש את האתגר הבא בתחום המחקר / תוכנה.

כישורים ומיומנויות

- B.Sc בהצטיינות במדעי המחשב, מסלול מורחב מאוניברסיטת בר-אילן.
- ניסיון רב ב-quant research.
- שפת תכנות: **C++**
- ידע בשפות נוספות: **C**, **python**
- תכנון (בשפת **VHDL**) + וריפיקציה (בשפת **Specman *e***) של צ'יפים (FPGA / ASIC).
- ממשק עם עובדים בקבוצות אחרות בארץ ובעולם.
- שליטה באנגלית ברמה גבוהה מאוד.
- יכולת למידה עצמאית, קליטה מהירה, והבנה לעומק של נושאים חדשים.

נסיון מקצועי

2014 – : חוקר אלגוטריידינג בחברת וורלדקוואנט.
- פיתוח מודלים מתמטיים למסחר בבורסה (תחום אלגו-טריידינג).
- עבודה כ-quant researcher מול ביג דאטה.
- שימוש בשפת C++.
- ממשק מול מרכזי החברה השונים בכל רחבי העולם (אסיה, אירופה, ארה"ב)

2014 – 2014: מתכנת Visual C++ / MFC בסביבת Windows, חברת Permac.
- פיתוח אסטרטגיה למסחר אוטומטי בבורסה (תחום אלגו-טריידינג).
- השתלבות בקוד C++ קיים, ולימוד המערכת.
- פיתוח אלגורתמים באופן עצמאי עבור האסטרטגיה עליה עבדתי.

2013 : לימוד שפות תיכנות (C++, C#) באמצעות קורסים מקוונים (של הטכניון, עיטם טכנולוגיות ועוד) ופיתוח בצורה עצמאית של תוכנות.

2012 – 2013: מהנדס וורפיקציה, Intel.
אחריות על וריפיקציה של cluster בצ'יפ תקשורת (Ethernet). העבודה כללה השתלטות על סביבת וריפיקציה קיימת, דיבוג, תמיכה בפיצ'רים חדשים והכנסתם לכיסוי.

2005 – 2012: מהנדס וריפיקציה ומהנדס FPGA בקבוצת Logic design, ECI Telecom.
- איפיון, תכנון, תיעוד, קידוד (בשפת VHDL), וריפיקציה (בשפת Specman e) ובדיקות מעבדה של בלוקים –ASIC/FPGA בתחום התקשורת. תכנון בלוקים חדשים כמו גם שימוש בקומפננטות מוכנות וחיבורן.
- עיסוק במספר פרוטוקלי תקשורת שונים (Ethernet, SDH, OTN ועוד).
- מימשק מול קבוצות אחרות בחברה בישראל (System, SW וכו') ומול מרכז הפיתוח בפיטסבורג.

השכלה

- **B.Sc** בהצטיינות במסלול **מדעי המחשב – מורחב**, אוניברסיטת בר-אילן. סיום התואר – 2003.
פרוייקט הסיום: פיתוח תוכנה ב-**Java**, המנתחת טקסט מקראי, מוציאה ממילים את שורשיהן, ומנסה למצוא חזרות של שורשים/רצפי שורשים דומיננטיים בתוך פרק, או דימיון בין שני פרקים שונים בתנ"ך.
- לימודים **לתואר שני** ב**מדעי המחשב** במסגרת המסלול הישיר לתואר שני (מסלול עבור סטודנטים מצטיינים החל משנה ב') באוניברסיטת בר-אילן. תיזה לא הושלמה.
- קורסי "**VHDL**" ו-"**Advanced VHDL**" של "סיטל מערכות".

שירות צבאי

1995 – 2000: פרוייקט "חמ"ן תלפיות" של חיל המודיעין ביחידה 8200.
שחרור בדרגת סמ"ר, תקן קצין במקצוע.

Dov Harel

dovharel1@gmail.com 054-4502690

Skills and Abilities

- **B.Sc** in **computer science** (graduating Cum Laude), Bar-Ilan University.
- Great experience in quant research.
- Programing language: **C++**.
- Knowledge of other languages: **C, python.**
- Design (using **VHDL** language) and verification (using **Specman *e***) of chips (FPGA / ASIC).
- Interface with other groups in Israel and aboard.
- Fluent speaking, writing and reading English.
- Independent learner, perceptive and depth understanding of new material.

Proffesional experience

2014 – now: Quantitative researcher at Worldquant LCC.

- Developing mathematical models for auto trding (Algo-traiding).
- Working with big data
- Using C++ language.
- Interface with wold wide company centers (USA, Europe and Asia).

2014 – 2014: Visual C++ / MFC Programmer, permac Ltd.

- Developing automaticly trading algorithm (Algo-traiding).
- Merging into already coded C++ SW, and learning a whole system.
- Developing algorithm for my own Strategy.

2013: Independent learning programing languages (C++, C#) with online courses (such as Technion's, Eutam Technologies etc.) and self developing of several softwares.

2012 – 2013: Intel, verificaiton engineer.

Taking responsibility over a cluster in a communication chip (Ethernet). Job included taking over verification environment, debugging, supporting new features covering them.

2005 – 2012: ECI Telecom, verification engineer and FPGA engineer in Logic design group.

- Characterization, designing, documenting, coding (using VHDL language), verificating (using Specamn *e* language) and lab testing of telecomunication blocks – ASIC/FPGA
- Planning new block as well as using and connecting internally made IP blocks.
- Dealling with several communication protocols (Ehternet, SDH, OTN and more).
- Tight interface to other groups in the company in Israel (such as System and SW etc.) and to the company's development center in Pittsburgh.

Education

- **B.Sc** in **computer science** (graduating Cum Laude), Bar-Ilan University. Ending year – 2003.
  Final project was developing a Java safware which analizing bibcal text, processing Hebrew source out of the wards, and trying to track repetitions of a dominant source/sources sequences inside a chapter or similarity between two chapters.
- Courses for M.A. in **computer science** (dierct path to M.A., for outstanding 2nd year graduaters), Bar-Ilan University. Thesis was not completed.
- "**VHDL**" and "**Advanced VHDL**" courses of "Sital systems".

Military service

1996 – 2000: **"Haman Talpiot" (חמ"ן תלפיות) project, unit 8200, intelligence force.**
Discharging with the rank of Staff sergeant. Serving as proffesional officer standrd.